(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2001-230365 (P2001 - 230365A)

(43)公開日 平成13年8月24日(2001.8.24)

(51) Int.Cl.7

識別記号

FΙ

テーマコート*(参考)

H01L 25/00

23/32

H01L 25/00

23/32

Α D

審査請求 未請求 請求項の数8 OL (全 9 頁)

(21)出願番号

特願2000-41440(P2000-41440)

(71)出願人 000002185

ソニー株式会社

(22)出願日

平成12年2月15日(2000.2.15)

東京都品川区北品川6丁目7番35号

(72)発明者 柳澤 喜行

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

(72)発明者 柳田 敏治

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

(74)代理人 100067736

弁理士 小池 晃 (外2名)


最終頁に続く

(54) 【発明の名称】 多層半導体装置及びその製造方法

(57)【要約】

【課題】 高信頼性で、歩留まりや生産性の向上を図

【解決手段】 配線基板上に半導体チップを実装してな る多数個の半導体モジュールをマザー基板上に積層して なる。各半導体モジュールは、配線基板に、各層の配線 基板にそれぞれ設けられた層間接続ランドの全てに対応 して設けられた多数個のスペーサ手段を介して相互に或 いはマザー基板上に積層される。



【特許請求の範囲】

【請求項1】 配線基板上に半導体チップを実装した多 数個の半導体モジュールをマザー基板上に積層してなる 多層半導体装置において、

1

上記各半導体モジュールは、各層の配線基板にそれぞれ 設けられた層間接続ランドの全てに対応して上記配線基 板に設けられた多数個のスペーサ手段を介して相互及び 上記マザー基板上に積層されることを特徴とする多層半 導体装置。

【請求項2】 上記スペーサ手段は、相対して積層され 10 る上記半導体モジュールのいずれか一方の配線基板に設 けられることを特徴とする請求項1に記載の多層半導体 装置。

【請求項3】 上記各半導体モジュールの配線基板に は、相対して積層される上記半導体モジュールの配線基 板間の接続を行う上記層間接続ランドとともに、各層全 ての半導体モジュールの配線基板の層間接続ランドに対 応してダミーランドが設けられ、

これら層間接続ランド及びダミーランドに上記スペーサ 手段が設けられることを特徴とする請求項1に記載の多 20 層半導体装置。

【請求項4】 上記各半導体モジュールの配線基板に は、個々に実装される上記半導体チップの接続ランドが 設けられるとともに、各層全ての半導体モジュールの配 線基板に実装される半導体チップの最大接続ランド数に 対応するダミーランドが設けられ、

これら接続ランド及びダミーランドに上記スペーサ手段 が設けられることを特徴とする請求項1に記載の多層半 導体装置。

【請求項5】 上記スペーサ手段は、半田ボールである 30 ことを特徴とする請求項1に記載の多層半導体装置。

【請求項6】 上記ダミーランドに設けられるスペーサ 手段は、金属材、セラミック材、ガラス材等から選択さ れることを特徴とする請求項1に記載の多層半導体装 置。

【請求項7】 配線基板上に半導体チップを実装した多 数個の半導体モジュールをマザー基板上に積層してなる 多層半導体装置の製造方法において、

上記各半導体モジュールには、層間接続ランドとともに 各層全ての配線基板の層間接続ランドに対応するダミー 40 ランドが設けられた配線基板が備えられ、

上記各半導体モジュールの配線基板に、それぞれ上記半 導体チップを実装する半導体チップ実装工程と、

上記各半導体モジュールの配線基板の接続ランド及びダ ミーランドに、それぞれスペーサ手段を取り付けるスペ ーサ取付工程と、

上記各半導体モジュールを、上記スペーサ手段を介して 相互かつ上記マザー基板上に積層する半導体モジュール 積層工程と、

圧することによって、上記スペーサ手段を介して一体化 する押圧工程とを有することを特徴とする多層半導体装 置の製造方法。

【請求項8】 上記スペーサ手段には、半田ポールが用 いられ、

上記各配線基板の接続ランド及びダミーランドに、それ ぞれ上記半田ボールを一括して供給する半田ボール供給

上記各配線基板に第1の加熱処理を施して上記各半田ボ ールを上記接続ランド及びダミーランドに溶融固定する 半田ポール溶着工程とを経て上記半導体モジュールを製 作し.

多数個の上記半導体モジュールを上記マザー基板上に順 次積層する上記半導体モジュール積層工程と、

上記各半導体モジュールと上記マザー基板との積層体に 第2の加熱処理を施こす加熱工程と、

上記各半導体モジュールと上記マザー基板の積層体を押 圧することによって、上記各半田ポールを介して一体化 する押圧工程とを有することを特徴とする請求項7に記 載の多層半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置及びそ の製造方法に関し、さらに詳しくは配線基板に半導体チ ップを実装してなる多数個の半導体モジュールをマザー 基板上に積層してなる多層半導体装置及びその製造方法 に関する。

[0002]

【従来の技術】半導体装置においては、半導体チップの 実装密度の向上を図るために、図5に示したような多数 個の半導体モジュール101a乃至101dをマザー基 板102上に積層してなる多層半導体装置100が提供 されている。各半導体モジュール101は、図6 (c) に示すようにそれぞれ半導体チップ103をフレキシブ ルインターポーザ(薄型の配線基板)104上に、実装 して構成されている。

【0003】マザー基板102は、半導体モジュール1 01の配線基板104よりも厚い機械的剛性を有する配 線基板であり、図示しないが適宜の接続端子部や回路導 体部が形成されている。マザー基板102には、半導体 モジュール101の実装面に多数個の層間接続ランド1 05が形成されている。半導体チップ103は、例えば 研磨等を施すことによって薄型化してなり、図6 (a) に示すように異方性導電材や半田付け106等によって 配線基板104上に実装される。

【0004】配線基板104には、図示しないが半導体 チップ103を接続する端子導体部や適宜の回路導体部 が形成されるとともに、図6(b)に示すように表裏主 面にそれぞれ多数個の層間接続ランド107、108が 上記各半導体モジュールと上記マザー基板の積層体を押 50 形成されている。配線基板104は、各層間接続ランド

4

107を回路導体部を介して適宜接続するとともに、この層間接続ランド107と層間接続ランド108とをスルーホール接続を施して表裏で適宜接続している。配線基板104には、フラックスや半田ペースト109、110が塗布されることによって、各層間接続ランド107、108に半田特性を付与する。

【0005】配線基板104には、この状態で必要な層間接続ランド107に半田ボール111が供給される。配線基板104には、半導体チップ103を実装するとともに半田ボール111を取り付けた状態において、リ 10フロー加熱処理が施される。配線基板104は、これによって各半田ボール111が層間接続ランド107に溶融固定され、半導体モジュール101を製作する。

【0006】多層半導体装置100は、図7(a)に示した第1層半導体モジュール101a乃至同図(d)に示した第4層半導体モジュール101dとを、マザー基板102上に順次積層した4層構成からなる。第1層半導体モジュール101dには、後述するように半田ボール111が取り付けられる層間接続ランド107がスルーホール接続によって対応する層間接続ランド108と接続される。配線基板104a乃至104dには、表裏主面にそれぞれ相対する多数個の層間接続ランド107、108が互いに対をなして形成されている。なお、層間接続ランド107、108については、説明の便宜上、横方向に9個が形成されている場合について説明する。

【0007】第1層半導体モジュール101aは、マザ 一基板102上に直接実装される半導体モジュールであ り、図7 (a) に示すように配線基板104aのマザー 基板102と対向する主面に半導体チップ103aが実 30 装されている。第1層半導体モジュール101aには、 9個全ての層間接続ランド107aに、半田ペースト1 09を介して半田ポール111aが取り付けられてい る。第2層半導体モジュール101bは、第1層半導体 モジュール101 a上に実装される半導体モジュールで あり、図7(b)に示すように配線基板104bの第1 層半導体モジュール101aと対向する主面に半導体チ ップ103bが実装されている。第2層半導体モジュー ル1016には、5個の半田ポール1116が、例えば 左端の第1番目の層間接続ランド107bから1つおき 40 の層間接続ランド107に半田ペースト109を介して それぞれ取り付けられている。

【0008】第3層半導体モジュール101cは、第2層半導体モジュール101b上に実装される半導体モジュールであり、図7(c)に示すように配線基板104cの第2層半導体モジュール101bと対向する主面に半導体チップ103cが実装されている。第3層半導体モジュール101cには、4個の半田ボール111cが、例えば左端から第2番目の層間接続ランド107cから1つおきの層間接続ランド107に半田ペースト150

09を介してそれぞれ取り付けられている。

【0009】第4層半導体モジュール101dは、第3層半導体モジュール101c上に実装される半導体モジュールであり、図7(d)に示すように配線基板104dの第3層半導体モジュール101cと対向する主面に半導体チップ103dが実装されている。第4層半導体モジュール101dには、第2層半導体モジュール101bと同様に、5個の半田ボール111cが例えば左端の第1番目の層間接続ランド107cから1つおきの層間接続ランド107に半田ペースト109を介してそれぞれ取り付けられている。

【0010】第1層半導体モジュール101aは、適宜の位置決め機構を介してマザー基板102に対して半導体チップ実装面を対向させて積層され、各半田ボール111aが半田ペースト110を介して対応する層間接続ランド105と接合される。第2層半導体モジュール101bは、第1層半導体モジュール101aに対して半導体チップ実装面を対向させて積層され、各半田ボール111bが対応する層間接続ランド108aと半田ペースト110を介して仮接合される。以下、同様にして第3層半導体モジュール101cと第4層半導体モジュール101dとが順次積層される。

【0011】マザー基板102及び第1層半導体モジュール101a乃至第4層半導体モジュール101dの積層体には、リフロー加熱処理が施されて各層間の各半田ボール111を溶融状態とするとともに、図5鎖線で示すように押し板112によって第1層半導体モジュール101a側から押圧処理が施される。マザー基板102及び第1層半導体モジュール101a乃至第4層半導体モジュール101dの積層体は、各半田ボール111が対応する層間接続ランド108に固定され、機械的結合と所定の電気的接続が行われて多層半導体装置100を構成する。

[0012]

【発明が解決しようとする課題】従来の多層半導体装置 100においては、上述したように各層間で電気的接続を行うべき箇所に対応する部位にのみ、半田ボール11 1が取り付けられる。したがって、多層半導体装置100においては、図5に示すように、第1層半導体モジュール101a乃至第4層半導体モジュール101dの各層間にそれぞれ下側に半田ボール111が存在しない多数の空間部 17万至 13が構成される。

【0013】多層半導体装置100には、半導体モジュール101にそれぞれ薄型の配線基板104が用いられており、層間接続ランド107、108も小型化されるとともに回路導体部も狭ピッチ化されている。多層半導体装置100においては、上述したように各部材を積層した後に押し板112による押圧処理を施すが、各空間部1において半田ボール111による支えが無いために配線基板104が撓んで押圧力が下側に伝わらない状態

となる。

【0014】このため、多層半導体装置100において は、各半田ポール111やフラックスと層間接続ランド 107、108とが確実に接続されず、信頼性が劣化す るとともに歩留りが悪いといった問題があった。多層半 導体装置100は、多層になるにしたがって、この問題 が一層顕著となる。また、多層半導体装置100におい ては、接続不良の箇所が内層で生じるために導通検査装 置を用いた全数の導通検査を実施する必要があり、生産 効率が悪いといった問題があった。さらに、多層半導体 10 装置100においては、薄型の配線基板104を用いる ことから取り扱いが面倒であるといった問題があった。 さらにまた、多層半導体装置100においては、各層の 半導体モジュール101に対してそれぞれ異なる数の各 半田ボール111をそれぞれ取り付けることから、供給 装置の設定が面倒であるといった問題があった。

【0015】したがって、本発明は、上述した従来の問 題点を解決して、信頼性が高く、歩留まりや生産性の向 上が図られた多層半導体装置及びその製造方法を提供す ることを目的に提案されたものである。

[0016]

【課題を解決するための手段】上述した目的を達成する 本発明にかかる多層半導体装置は、配線基板上に半導体 チップを実装した多数個の半導体モジュールをマザー基 板上に積層してなる。各半導体モジュールは、各層の配 線基板にそれぞれ設けられた層間接続ランドの全てに対 応して配線基板に設けられた多数個のスペーサ手段を介 して相互に或いはマザー基板上に積層される。

【0017】以上のように構成された本発明にかかる多 層半導体装置によれば、多数個のスペーサ手段を介して 30 各層の半導体モジュールに対して押圧力が均一に伝達さ れることから、層間接続ランドの接続が確実かつ簡易に 行われる。多層半導体装置によれば、薄型の配線基板に 対して多数個のスペーサ手段が取り付けられることか ら、それぞれの機械的剛性も向上するとともに積層工程 時の取り扱いも簡便となる。多層半導体装置によれば、 各層の半導体モジュールに対して共通の供給装置を用い てスペーサ手段の取り付けが行われる。

【0018】また、上述した目的を達成する本発明にか かる多層半導体装置の製造方法は、各半導体モジュール 40 に層間接続ランドとともに各層全ての配線基板の層間接 続ランドに対応するダミーランドが設けられた配線基板 が用いられる。多層半導体装置の製造方法は、各半導体 モジュールの配線基板にそれぞれ半導体チップを実装す る半導体チップ実装工程と、各半導体モジュールの配線 基板の接続ランド及びダミーランドにそれぞれスペーサ 手段を取り付けるスペーサ取付工程と、各半導体モジュ ールをスペーサ手段を介して相互かつマザー基板上に稍 **層する半導体モジュール積層工程と、各半導体モジュー** ルとマザー基板の積層体を押圧することによってスペー 50 めのパーホレーション等を形成するようにしてもよい。

サ手段を介して各部材を一体化する押圧工程を有する。

【0019】以上の工程を有する本発明にかかる多層半 導体装置の製造方法によれば、多数個のスペーサ手段を 介して各層の半導体モジュールに対して押圧力が均一に 伝達されることから、層間接続ランドの接続が確実かつ 簡易に行われるようになる。多層半導体装置の製造方法 によれば、薄型の配線基板に対して多数個のスペーサ手 段がそれぞれ均一に取り付けられることから、それぞれ の機械的剛性も向上するとともに各部材を積層する際の 取り扱いが簡便に行われる。多層半導体装置の製造方法 によれば、各層の半導体モジュールに対して共通の供給 装置を用いてスペーサ手段の取り付けが行われ、工程の 簡易化が図られる。

[0020]

【発明の実施の形態】以下、本発明の実施の形態につい て、図面を参照して詳細に説明する。実施の形態として 示す多層半導体装置1は、上述した従来の多層半導体装 置100と基本的な構成をほぼ同様とし、図1に示すよ うに多数個の半導体モジュール2 a 乃至2 d をマザー基 20 板3上に積層してなる。各半導体モジュール2は、図2 (c) に示すようにそれぞれ半導体チップ4を薄型の配 線基板5上に実装して構成されている。多層半導体装置 1は、図示しないが、各層間を絶縁樹脂によって封装す るようにしてもよい。

【0021】半導体チップ2は、例えば集積回路素子や メモリチップ等のチップ体であり、研磨等を施すことに よって薄型化されてなる。半導体チップ2は、図2

(a) に示すように異方性導電材や半田付け6等によっ て配線基板5の実装領域上に接続実装される。半導体チ ップ2は、例えばワイヤボンディングによって、配線基 板5上に接続実装するようにしてもよい。

【0022】マザー基板3は、半導体モジュール2の配 線基板5よりも大きな厚みで機械的剛性を有する配線基 板が用いられ、多層半導体装置1のベースを構成すると ともに、図示しないが銅箔等により適宜の接続端子部や 回路導体部が形成されて外部接続部材を構成する。マザ 一基板3には、半導体モジュール2の実装面に多数個の 層間接続ランド7が形成されている。層間接続ランド7 は、回路導体部と接続されるとともに、積層される半導 体モジュール2との接続端子を構成する。

【0023】配線基板5は、例えば絶縁フィルムを基材 として、その主面に詳細を省略するが銅箔等によって適 宜の回路導体部が形成されるとともに半導体チップ2の 実装領域を囲んで端子導体部が形成されている。配線基 板5には、表裏主面に多数個の層間接続ランド8、9及 びダミーランド10、11が形成されている。なお、配 線基板5は、半導体チップ2を主面上に直接実装するば かりでなく、例えば半導体チップ2を臨ませるホールを 切り抜き形成したり、両側縁に沿って連続搬送を行うた

8

【0024】各層間接続ランド8、9は、詳細を省略するが、配線基板5の表裏主面にそれぞれ対をなして形成され、スルーホール接続によって互いに接続されるとともに回路導体部と接続されたランドである。各ダミーランド10、11は、詳細を省略するが、配線基板5の表裏面においてそれぞれ回路導体部と接続されない単独のランド或いはスルーホール接続されていない表裏で独立したランドである。

【0025】配線基板5には、表裏主面にそれぞれ対をなす多数個のランドが、例えばマトリックス状配列等さ 10れることによってほぼ均等に分布形成されてなる。配線基板5は、各層の半導体モジュール2に対応して上述したそれぞれの接続が適宜施されることによって、各ランドが層間接続ランド8、9及びダミーランド10、11を構成する。ダミーランド10、11は、少なくとも各層の配線基板5に形成される全ての層間接続ランド8、9に対応して、当該配線基板5にこれら層間接続ランド8、9が形成されない位置にそれぞれ形成される。なお、ダミーランド10、11は、配線基板5の大きさ、厚み或いは弾性変形率、或いは回路導体部のピッチ等に 20応じて、層間接続ランド8、9の有無にかかわらず各配線基板5に共通して適宜形成してもよい。

【0026】配線基板5には、図2(b)に示すように、層間接続ランド8、9やダミーランド10、11にフラックスや半田ペースト12が塗布されることによって半田特性が付与される。配線基板5には、半田ペースト12等が塗布された状態で、半導体チップ4の実装面側の全ての層間接続ランド8とダミーランド10とに接続用半田ボール13とダミー接続用半田ボール14とが図示しない供給装置によって一括して供給される。なお、各接続用半田ボール13及びダミー接続用半田ボール14は、全て同一のものである。

【0027】配線基板5には、半導体チップ4が実装されるとともに層間接続ランド8或いはダミーランド10に接続用半田ボール13やダミー接続用半田ボール14を取り付けた状態において、リフロー加熱処理が施される。配線基板5は、この処理によって各接続用半田ボール13やダミー接続用半田ボール14が層間接続ランド8とダミーランド10にそれぞれ溶融固定されて、図2(c)に示す半導体モジュール2を製作する。

【0028】半導体モジュール2は、上述したように薄厚の配線基板5を基材とするが、接続用半田ボール13やダミー接続用半田ボール14が均一に接合固定されることによって機械的剛性が大きくかつ重量パランスも調整された構造となっている。したがって、半導体モジュール2は、これによって後述する製造工程等における取り扱いが容易となるとともに、変形等によって実装した半導体チップ4に接続不良が生じるといった不都合の発生が抑制されるようになる。

【0029】多層半導体装置1は、図3 (a) に示した 50

第1層半導体モジュール2a乃至同図(d)に示した第4層半導体モジュール2dとを、マザー基板3上に順次積層した4層構成からなる。第1層半導体モジュール2a乃至第4層半導体モジュール2dは、上述したように適宜接続された層間接続ランド8、9が形成され、また全体で同数となる層間接続ランド8、9とダミーランド10、11とが形成されている。なお、第1層半導体モジュール2a乃至第4層半導体モジュール2dには、表裏面に全体で9個の層間接続ランド8、9とダミーランド10、11とが図示されているが、実際にはこれらが例えばマトリックス状に多数個配列されることは勿論である。

【0030】第1層半導体モジュール2aは、マザー基板3上に直接実装される半導体モジュールであり、同図(a)に示すように配線基板5aのマザー基板3と対向する主面5a1に半導体チップ4aが実装されている。第1層半導体モジュール2aは、主面5a1に形成される9個全てのランドが層間接続ランド8aであり、これら層間接続ランド8a上に接続用半田ボール13aがそれぞれ溶着固定されている。第1層半導体モジュール2aは、他方主面5a2に形成される9個のランドが、左端を層間接続ランド9aとして、層間接続ランド9aとダミーランド11aとが交互に構成されている。

【0031】第2層半導体モジュール2bは、第1層半 導体モジュール 2 a 上に実装される半導体モジュールで あり、図3(b)に示すように配線基板5bの第1層半 導体モジュール2aとの対向面5b1に半導体チップ4 bが実装されている。第2層半導体モジュール2bは、 配線基板50の主面501に形成される9個のランド が、上述した第1層半導体モジュール2aの主面5a2 側の9個のランド構成に対応して、左端を層間接続ラン ド8 bとして層間接続ランド8 bとダミーランド10 b とが交互に構成されている。第2層半導体モジュール2 bには、各層間接続ランド8bに接続用半田ボール13 bがそれぞれ溶着固定されるとともに、各ダミーランド 10 bにダミー接続用半田ボール14 bがそれぞれ溶着 固定されている。第2層半導体モジュール2bは、他方 主面5b2に形成される9個のランドが、左端をダミー ランド11bとして、ダミーランド11bと層間接続ラ ンド9 bとが交互に構成されている。

【0032】第3層半導体モジュール2cは、第2層半導体モジュール2b上に実装される半導体モジュールであり、図3(c)に示すように配線基板5cの第2層半導体モジュール2bとの対向面5c1に半導体チップ4cが実装されている。第3層半導体モジュール2cは、配線基板5cの主面5c1に形成される9個のランドが、上述した第2層半導体モジュール2bの主面5b2側の9個のランド構成に対応して、左端をダミーランド10cとして、ダミーランド10cと個間接続ランド8cとが交互に構成されている。第3層半導体モジュール

2 cには、各層間接続ランド8 cに接続用半田ボール13 cがそれぞれ溶着固定されるとともに、各ダミーランド10 cにダミー接続用半田ボール14 cがそれぞれ溶着固定されている。第3層半導体モジュール2 cは、他方主面5 c 2に形成される9個のランドが、左端を層間接続ランド9 c と グミーランド11 c とが交互に構成されている。

[0033]第4層半導体モジュール2dは、第3層半導体モジュール2c上に実装される半導体モジュールであり、図3(d)に示すように配線基板5dの第3層半 10 導体モジュール2cとの対向面5d1に半導体チップ4dが実装されている。第4層半導体モジュール2dは、配線基板5dの主面5d1に形成される9個のランドが、上述した第3層半導体モジュール2cの主面5c2側の9個のランド構成に対応して、左端を層間接続ランド8dとして、層間接続ランド8dとダミーランド10dとが交互に構成されている。第4層半導体モジュール2dには、各層間接続ランド8cd接続用半田ボール13dがそれぞれ溶着固定されるとともに、各ダミーランド10dにダミー接続用半田ボール14dがそれぞれ溶着固定されている。第4層半導体モジュール2dは、他方の主面5d2が多層半導体装置1の表層を構成する。

【0034】次に、図4を参照して多層半導体装置1の製造工程を説明する。多層半導体装置1は、各層の半導体モジュール2を製作した後に、これら半導体モジュール2をマザー基板3上に積層して一体化して製造される。製造工程は、半導体チップ実装工程s-1を第1の工程として、配線基板5の実装領域に異方性導電材や半田付け6等によって半導体チップ4を実装する。製造工程においては、半田付け性付与工程s-2において、各配線基板5に形成された層間接続ランド8、9及びダミーランド10、11にフラックスや半田ペーストを塗布して半田ポール13、14の接合特性及び半田付け性を付与する処理を行う。

【0035】製造工程においては、半田ボール供給工程 s-3において、配線基板5の半導体チップ実装面側の 層間接続ランド8及びダミーランド10に対して、供給 装置により接続用半田ボール13とダミー接続用半田ボール14とを一括して供給する。接続用半田ボール13とダミー接続用半田ボール14とは、半田ペースト等に 40よって層間接続ランド8及びダミーランド10に仮接合される。

【0036】製造工程においては、半田ボール溶着工程 s-4において、配線基板5をリフロー半田槽に投入して第1の加熱処理を施すことによって、接続用半田ボール13やダミー接続用半田ボール14を溶融して対応する る 同間接続ランド8及びダミーランド10にそれぞれ接合 固定する。製造工程においては、以上の工程を経て半 導体モジュール2が製作される。

【0037】製造工程においては、半田付け性付与工程 50

s-5において、製作された半導体モジュール2の他方の主面に形成された層間接続ランド9やダミーランド1 1或いは接合固定された接続用半田ボール13やダミー接続用半田ボール14の表面にフラックスや半田ペーストを塗布して半田付け性を付与する処理を行う。

【0038】製造工程においては、半導体モジュール積層工程s-6において、マザー基板3に対して所定数の半導体モジュール2a乃至2dが順次積層される。マザー基板3にも、層間接続ランド7にフラックスや半田ペーストが塗布されて半田付け性が付与されている。各層半導体モジュール2a乃至2dは、フラックスや半田ペーストを介して互いに積層状態が仮保持されて、マザー基板3とともに積層体を構成する。

【0039】製造工程においては、加熱工程s-7において、マザー基板3と各層半導体モジュール2a乃至2dの積層体をリフロー半田槽に投入して第2の加熱処理を施す。積層体は、各層半導体モジュール2a乃至2dの接続用半田ボール13やダミー接続用半田ボール14がそれぞれ溶融して、対向する層間接続ランド9及びダミーランド10にそれぞれ接合固定される。

【0040】製造工程においては、押圧工程s-8において、第4層半導体モジュール2d側から図1鎖線で示す押し板15による押圧処理が施される。製造工程は、この押圧処理により、マザー基板3の層間接続ランド7や各層半導体モジュール2a乃至2dの層間接続ランド8、9或いはダミーランド10、11と、各層の接続用半田ボール13やダミー接続用半田ボール14とが強固に接続固定されて多層半導体装置1を完成させる。

【0041】多層半導体装置1は、上述したようにマザー基板3と各層半導体モジュール2a乃至2dとの間に、接続用半田ボール13とダミー接続用半田ボール14とが均一な状態で配設されている。換言すれば、多層半導体装置1は、各層半導体モジュール2a乃至2dの層間接続ランド8、9が、図1に示すように全て接続用半田ボール13やダミー接続用半田ボール14によって支えられた構造となっている。

【0042】したがって、多層半導体装置1は、押し板15による押圧力下がこれら接続用半田ボール13とダミー接続用半田ボール14を介して各層半導体モジュール2a乃至2dの全ての層間接続ランド8、9に伝達されることで確実な接続が行われる。多層半導体装置1は、各層半導体モジュール2a乃至2dが配線基板5に接続用半田ボール13やダミー接続用半田ボール14が均一に接合固定されることによって機械的剛性が大きく、全体としてさらに大きな機械的強度を有することから取り扱いが容易となるとともに、配線基板5の変形等による半導体チップ4の接続不良の発生が抑制される。【0043】上述した多層半導体装置1においては、半

は0043」上述した多層半導体装置1においては、半 導体モジュール2を構成する配線基板5の表裏主面に層 間接続ランド8、9とともにダミーランド10、11を 形成したが、いずれか一方側にのみダミーランド10、 11を形成してもよい。配線基板5は、かかる構成によ ってランド数が削減される。

【0044】また、多層半導体装置1においては、ダミ 一接続用半田ボール14によって層間接続ランド8、9 を支えるように構成したが、例えば黄銅やステンレス等 の金属チップや、アルミナ等のセラミックチップ、ガラ スチップ等によって形成したスペーサを用いてもよい。 スペーサは、フラックス等を塗布することによって半田 付け性が付与され、配線基板に接続固定される。

[0045]

【発明の効果】以上詳細に説明したように、本発明にか かる多層半導体装置及びその製造方法によれば、各半導 体モジュールが各層の配線基板にそれぞれ設けられた層 間接続ランドの全てに対応して設けられた多数個のスペ ーサ手段を介して相互に或いはマザー基板上に積層され ることから、スペーサ手段を介して各層の半導体モジュ ールに対して押圧力が均一に伝達され層間接続ランドの 接続が確実かつ簡易に行われ信頼性及び歩留りの向上が 図られる。多層半導体装置によれば、薄型の配線基板に 20 対して多数個のスペーサ手段が取り付けられることから それぞれの機械的剛性も向上するとともに積層工程時の 取り扱いを簡便としかつ変形による半導体チップの接続 不良の発生を抑制し、また各層の半導体モジュールに対 して共通の供給装置を用いてスペーサ手段の取り付けを 可能とすることで生産性の向上が図られる。

【図面の簡単な説明】

【図1】本発明の実施の形態として示す多層半導体装置

の構成図である。

【図2】同多層半導体装置に備えられる半導体モジュー ルの構成部材の構成図であり、同図(a)は半導体チッ プを示し、同図(b)は配線基板を示し、同図(c)は 半導体モジュールを示す。

【図3】同多層半導体装置に備えられる各層の半導体モ ジュールの構成図であり、同図 (a) は第1 層半導体モ ジュールを示し、同図(b)は第2層半導体モジュール を示し、同図(c)は第3層半導体モジュールを示し、

10 同図(d)は第4層半導体モジュールを示す。

【図4】同多層半導体装置の製造工程図である。


【図5】従来の多層半導体装置の構成図である。

【図6】同多層半導体装置に備えられる半導体モジュー ルの構成部材の構成図であり、同図(a)は半導体チッ プを示し、同図(b)は配線基板を示し、同図(c)は 半導体モジュールを示す。

【図7】同多層半導体装置に備えられる各層の半導体モ ジュールの構成図であり、同図(a)は第1層半導体モ ジュールを示し、同図(b)は第2層半導体モジュール を示し、同図(c)は第3層半導体モジュールを示し、 同図(d)は第4層半導体モジュールを示す。

【符号の説明】

1 多層半導体装置、2 半導体モジュール、3 マザ 一基板、4 半導体チップ、5 配線基板、7 層間接 続ランド、8, 9 層間接続ランド、10, 11 ダミ ーランド、12 半田ペースト、13 接続用半田ボー ル、14 ダミー接続用ランド、15 押し板




[図2] (b) 8 (70) 12 9 (11) 12 12 9 (11) (c) 8 (10) 12


9(11) 12

[図3]

[図4]



【図7】



フロントページの続き

(72)発明者 長谷川 潔 東京都品川区北品川6丁目7番35号 ソニ 一株式会社内

(72)発明者 太田 和也 東京都品川区北品川6丁目7番35号 ソニ 一株式会社内